6、EMI 屏蔽

屏蔽和濾波可以將 EMI 的影響降至*低。一些屏蔽和過濾選項包括：

• 組件和電路板屏蔽

物理屏蔽是封裝整個或部分電路板的金屬封裝。目標是防止 EMI 進入電路板的電路，具體方法因 EMI 來源而異。

對于來自系統(tǒng)內部的 EMI，組件屏蔽可用于封裝產生 EMI 的特定組件，從而連接到地，減小天線環(huán)路尺寸并吸收 EMI。其他屏蔽可能會包裹整個電路板，以防止來自外部來源的 EMI。

例如，法拉第籠是一種厚厚的保護外殼，旨在阻擋射頻波。這些設備通常由金屬或導電泡沫制成。

• 低通濾波

有時，PCB 可以包括低通濾波器以消除組件中的高頻噪聲。這些濾波器抑制來自這些部分的噪聲，允許電流在返回路徑上繼續(xù)而不受干擾。

• 電纜屏蔽

傳輸模擬和數字電流的電纜會產生*多的 EMI 問題，屏蔽這些電纜并將它們前后接地有助于消除 EMI 干擾。

7、跟蹤路由

• 對輸出相同但方向相反的電流信號進行并聯(lián)布局，以消除磁干擾。

• 應*大限度地減少印刷引線的不連續(xù)性。例如，引線寬度不應突然變化，引線角超過 90°。

• EMI 大多由時鐘信號線產生，在走線過程中時鐘信號線應靠近接地回路。

• 當涉及遠離 PCB 的電線時，應將驅動器放置在連接器旁邊。

• 由于時鐘引線、行驅動器或總線驅動器的信號線通常承載較大的瞬態(tài)電流，因此印刷引線應盡可能短。對于分立元件，印刷引線寬度可以達到大約 1.5mm。然而，對于 IC，印刷引線的寬度應在 0.2mm 至 1.0mm 之間。

• 避免在熱器件周圍或大電流流過的引線周圍使用大面積銅箔，否則產品長時間處于熱環(huán)境中可能會導致銅箔膨脹或掉落等問題。如果必須使用大面積的銅箔，*好利用柵格，這樣有利于消除銅箔與基板熱粘合產生的逸出氣體。

• 焊盤中心的過孔孔徑應適當大于元件引腳的孔徑。如果焊盤太大，往往會產生干焊。

8、路由設計

為了*大限度地減少輻射干擾，應選擇多層 PCB，內層定義為電源層和接地層，以降低電源電路阻抗，并在信號線產生均勻接地層的情況下阻止公共阻抗噪聲。它通過改善信號線和接地層之間的分布電容，在阻止輻射方面發(fā)揮著關鍵作用。

• 電源線、地線和電路板上的走線對高頻信號應保持低阻抗。當頻率保持如此高時，電源線、接地線和電路板走線都成為負責接收和發(fā)射干擾的小天線。為了克服這種干擾，與增加濾波電容相比，降低電源線、地線和電路板走線所具有的高頻阻抗更為重要。因此，電路板上的走線應短而粗且排列均勻。

• 電源線、地線和印刷走線應適當布置，使其短而直，以盡量減少信號線和返回線形成的環(huán)路面積。

• 時鐘發(fā)生器應盡可能靠近時鐘設備。

• 石英晶體振蕩器的外殼應接地。

• 時鐘域應由接地線環(huán)繞，時鐘線應盡可能短。

• 電路板應采用45°而不是90°的折線，以減少高頻信號的傳輸和耦合。

• 單層PCB和雙層PCB應采用單點接電源和單點接地。電源線和接地線都應盡可能粗。

• I/O 驅動電路應靠近電路板邊緣的連接器。

• 關鍵線要盡量粗，兩邊要加保護地，高速線路應短而直。

• 組件引腳應盡可能短，這尤其適用于去耦電容器，使用無引腳的安裝電容。

• 對于 A/D 元件，數字部分和模擬部分的地線不能交叉。

• 時鐘、總線和芯片選擇信號應遠離 I/O 線和連接器。

• 模擬電壓輸入線、參考電壓端應遠離數字電路信號線，尤其是時鐘。

• 當時鐘線與 I/O 線垂直時，干擾比與 I/O 線平行時更小。此外，時鐘組件引腳應遠離 I/O 電纜。

• 不應在石英晶體或對噪聲敏感的設備下進行跟蹤。

• 切勿在弱信號電路或低頻電路周圍產生電流回路。

• 任何信號都不應該產生循環(huán)。如果必須安排一個循環(huán)，它應該盡可能小。

9、去藕和接地

• 解耦設計

由電感和電容組成的低通濾波器能夠濾除高頻干擾信號。線路上的寄生電感會使供電速度變慢，從而使驅動器件的輸出電流下降。

去耦電容的適當放置和電感電容儲能功能的應用，使得在開關的瞬間為器件提供電流成為可能。在直流回路中，負載變化會引起電源噪聲。去耦電容配置可以阻止由于負載變化而產生的噪聲。

• 接地設計

對于電子設備，接地是控制干擾的關鍵方法。如果接地與屏蔽措施正確結合，大部分干擾問題都會得到解決。